上一頁下一頁
大頭照
文安商會
施文坡（左3）扛起大鐵鍋，為貧戶沿街挨戶募款（1944）
施錦玉香舖
著者（ 中） 與家姊施琴（ 右） 家兄振坤（ 左） 合照（1929）
施家三兄弟與父親及恩師許昆山合影
與同學攝於臺中公園（後排右1為施翠峰）
臺中一中神社（戰後毀）
姊弟合影於彰化巿福壽亭（1975）
家兄施振坤（中）攝於北投（1965）
全班同學與廖繼春老師合影，後排左3為施翠峰
師大2年級時攝於美術系樓前
就讀師大時，第二次出外水彩寫生
與同學們及張義雄攝於校門口水池邊（左一施翠峰）
畢業時藝術系上下班合影（2排三人中者為溥心畬，最後一排中間為著者）
畢業留影（1950）
齊東街早期全家福（1958）
齊東街後期全家福（1962）
三條通「鼎廬」玻璃門上畫不同造型的鼎形線圖
施翠峰與楊三郎合照於「春之藝廊」（1979）
由張道藩院長頒發中國文藝協會文藝獎章
美工科夜間部畢業生與老師們合照，著者（右5）游祥池老師（右4）黃勝雄助教（右2）沈新民老師（左4）（1965）
臺籍文藝工作者1965年第一次公開聚會，前排左2施翠峰，左3龍瑛宗，左4吳濁流，右1林衡道，右2王詩琅。中排右5廖清秀，最後一排右1鍾肇政，右2文心
著者與武者小路氏合影
著者與日本文豪井上靖共進晚餐（1965）
著者與馬壽華、郎靜山攝於美而廉（1972）
著者與日本同志社大學創辦人湯淺八郎（左1）於京都「十二段家」宴席合影（1972）
合影於臺日美術家聯誼會展（1980）
陪同藍蔭鼎伉儷欣賞淡大校慶展覽（1972）
高雄展出，立於著者左邊者為日籍會員宮城健盛（1982）
1985年省立博物館由我提供展品，舉辦「佛像、先賢書畫展」，由左而右為楊乾鐘、施翠峰、張滂熙、陳景容
第十九屆臺灣水彩畫協會年展於臺灣藝術教育館，左3為吳承硯
著者與外孫女筠婷攝於日本高崎觀音寺（1988）
訪不丹王國參觀藝術學校唐卡製作現場
多次赴蘭嶼做田調
調查泰雅族黥面經過（1980）
至雲南大理和白族姑娘合影（1990）
調查龍目島沙沙族（1989）
訪印度阿占塔石窟（1992）
訪泰國長頸族（1998）
美國國務院文化交流總署接待中心人員與著者合影，中為Perema女士
著者於新墨西哥州Taos村保留區調查Pueblo帕布洛族（1981）
2006年9月與徐藍松合影
光陽畫會師生合影於畫室，前排右1為廖新子，右3為賴吳瑞珠，後排右起為陳菊英、陳惠美、高莉娜、林秋娥
2008年4月獲頒「榮譽校友」，攝於臺中一中校史館前
獲頒為臺藝大榮譽教授（2009）
訪雲南哈尼族部落（2010）
於多倫多欣賞街頭藝人玻璃音樂（2000）
施翠峰先生
上一頁下一頁
分享：
分享連結
相片最新留言
-
陳人豪張恩翰:對台南女中國文系吳素珍~對她愛的棍棒(IP) 說：https://learning.edx.org/co... -
-
-
訪客 說：施教授:你好，好熟悉的畫面!...
此相簿內的相片出現在：
相簿列表資訊
- 最新上傳：
- 2010/11/24
- 全站分類：
- 藝文生活
- 本日人氣：
- 0
- 累積人氣：
- 3951
沒有一個工作是卑微的，
只有當你失去熱情與鬥志，
才是卑微的開始。
一個人的價值，往往是取決於你如何看待自己。
http://goo.gl/xZdtx
常見的半導體材料有矽、鍺、砷化鎵等
/
晶片測試
晶片處理高度有序化的本質增加了對不同處理步驟之間度量方法的需求。晶片測試度量裝置被用於檢驗晶片仍然完好且沒有被前面的處理步驟損壞。如果If the number of dies—the 積體電路s that will eventually become chips—當一塊晶片測量失敗次數超過一個預先設定的閾值時，晶片將被廢棄而非繼續後續的處理製程。
/
晶片測試
晶片處理高度有序化的本質增加了對不同處理步驟之間度量方法的需求。晶片測試度量裝置被用於檢驗晶片仍然完好且沒有被前面的處理步驟損壞。如果If the number of dies—the 積體電路s that will eventually become chips—當一塊晶片測量失敗次數超過一個預先設定的閾值時，晶片將被廢棄而非繼續後續的處理製程。
/
步驟列表
晶片處理
濕洗
平版照相術
光刻Litho
離子移植IMP
蝕刻（干法蝕刻、濕法蝕刻、電漿蝕刻）
熱處理
快速熱退火Annel
熔爐退火
熱氧化
化學氣相沉積 (CVD)
物理氣相沉積 (PVD)
分子束磊晶 (MBE)
電化學沉積 (ECD)，見電鍍
化學機械平坦化 (CMP)
IC Assembly and Testing 封裝測試
Wafer Testing 晶片測試
Visual Inspection外觀檢測
Wafer Probing電性測試
FrontEnd 封裝前段
Wafer BackGrinding 晶背研磨
Wafer Mount晶圓附膜
Wafer Sawing晶圓切割
Die attachment上片覆晶
Wire bonding焊線
BackEnd 封裝後段
Molding模壓
Post Mold Cure後固化
De-Junk 去節
Plating 電鍍
Marking 列印
Trimform 成形
Lead Scan 檢腳
Final Test 終測
Electrical Test電性測試
Visual Inspection光學測試
Baking 烘烤
/
有害材料標誌
許多有毒材料在製造過程中被使用。這些包括：
有毒元素摻雜物比如砷、硼、銻和磷
有毒化合物比如砷化三氫、磷化氫和矽烷
易反應液體、例如過氧化氫、發煙硝酸、硫酸以及氫氟酸
工人直接暴露在這些有毒物質下是致命的。通常IC製造業高度自動化能幫助降低暴露於這一類物品的風險。
/
Device yield
Device yield or die yield is the number of working chips or dies on a wafer, given in percentage since the number of chips on a wafer (Die per wafer, DPW) can vary depending on the chips' size and the wafer's diameter. Yield degradation is a reduction in yield, which historically was mainly caused by dust particles, however since the 1990s, yield degradation is mainly caused by process variation, the process itself and by the tools used in chip manufacturing, although dust still remains a problem in many older fabs. Dust particles have an increasing effect on yield as feature sizes are shrunk with newer processes. Automation and the use of mini environments inside of production equipment, FOUPs and SMIFs have enabled a reduction in defects caused by dust particles. Device yield must be kept high to reduce the selling price of the working chips since working chips have to pay for those chips that failed, and to reduce the cost of wafer processing. Yield can also be affected by the design and operation of the fab.
Tight control over contaminants and the production process are necessary to increase yield. Contaminants may be chemical contaminants or be dust particles. "Killer defects" are those caused by dust particles that cause complete failure of the device (such as a transistor). There are also harmless defects. A particle needs to be 1/5 the size of a feature to cause a killer defect. So if a feature is 100 nm across, a particle only needs to be 20 nm across to cause a killer defect. Electrostatic electricity can also affect yield adversely. Chemical contaminants or impurities include heavy metals such as Iron, Copper, Nickel, Zinc, Chromium, Gold, Mercury and Silver, alkali metals such as Sodium, Potassium and Lithium, and elements such as Aluminum, Magnesium, Calcium, Chlorine, Sulfur, Carbon, and Fluorine. It is important for those elements to not remain in contact with the silicon, as they could reduce yield. Chemical mixtures may be used to remove those elements from the silicon; different mixtures are effective against different elements.
Several models are used to estimate yield. Those are Murphy's model, Poisson's model, the binomial model, Moore's model and Seeds' model. There is no universal model; a model has to be chosen based on actual yield distribution (the location of defective chips) For example, Murphy's model assumes that yield loss occurs more at the edges of the wafer (non-working chips are concentrated on the edges of the wafer), Poisson's model assumes that defective dies are spread relatively evenly across the wafer, and Seeds's model assumes that defective dies are clustered together.[25]
Smaller dies cost less to produce (since more fit on a wafer, and wafers are processed and priced as a whole), and can help achieve higher yields since smaller dies have a lower chance of having a defect. However, smaller dies require smaller features to achieve the same functions of larger dies or surpass them, and smaller features require reduced process variation and increased purity (reduced contamination) to maintain high yields. Metrology tools are used to inspect the wafers during the production process and predict yield, so wafers predicted to have too many defects may be scrapped to save on processing costs.[26]